Ridurre drasticamente i consumi energetici e accelerare l’elaborazione di grandi quantità di dati: è questa la promessa del nuovo chip “intelligente” sviluppato dai ricercatori del Politecnico di Milano. Il risultato, pubblicato sulla rivista scientifica Nature Electronics, apre nuove prospettive per il calcolo ad alte prestazioni e per il futuro dell’intelligenza artificiale, sempre più affamata di potenza di calcolo e sempre più costosa in termini energetici.
Lo studio è stato realizzato dal Dipartimento di Elettronica, Informazione e Bioingegneria (DEIB) e coordinato dal professor Daniele Ielmini, con primo autore il ricercatore Piergiulio Mannocci.
Superare il collo di bottiglia dei computer tradizionali
Alla base dell’innovazione c’è un’idea tanto semplice quanto rivoluzionaria: calcolare direttamente nella memoria. Nei computer tradizionali, infatti, una grande quantità di energia e tempo viene spesa per trasferire continuamente i dati tra memoria e processore. Questo “traffico interno” rappresenta uno dei principali limiti dell’high performance computing.
Il chip sviluppato al Politecnico di Milano sfrutta invece il cosiddetto calcolo in-memoria analogico, che consente di eseguire operazioni matematiche direttamente dove i dati sono memorizzati. Il risultato è una drastica riduzione della latenza di calcolo e un consumo energetico molto più basso rispetto ai sistemi digitali convenzionali.
Il progetto ANIMATE e il calcolo in-memoria ad anello chiuso
Il lavoro nasce all’interno del progetto ANIMATE (ANalogue In-Memory computing with Advanced device Technology), finanziato con un ERC Advanced Grant nel 2022. Il progetto prende le mosse dalla ricerca sul Closed-Loop In-Memory Computing (CL-IMC), una tecnica che permette di risolvere sistemi complessi di equazioni con tempi estremamente ridotti e con un’efficienza energetica fino a migliaia di volte superiore rispetto ai computer digitali tradizionali.
L’obiettivo non era solo teorico: ANIMATE ha puntato allo sviluppo completo del sistema, dal dispositivo fisico ai circuiti, fino alle architetture e alle applicazioni in grado di dimostrare la validità industriale di questa tecnologia.
Come funziona il nuovo chip
Nel lavoro pubblicato su Nature Electronics, il team del DEIB presenta un acceleratore analogico completamente integrato, realizzato in tecnologia CMOS, lo standard industriale per la produzione di circuiti integrati su silicio.
Il chip utilizza due array di memorie programmabili 64×64, basati su celle SRAM integrate con resistori, che permettono di rappresentare diversi livelli di resistenza elettrica. L’architettura è completata da componenti analogici come amplificatori operazionali e convertitori analogico-digitali, che consentono di eseguire i calcoli direttamente all’interno della struttura di memoria.
Nei test sperimentali, il dispositivo ha mostrato un’accuratezza comparabile a quella dei sistemi digitali, ma con minori consumi, tempi di calcolo più rapidi e un’occupazione di silicio più contenuta.
Dall’intelligenza artificiale ai data center
«Il chip dimostra la fattibilità su scala industriale di un concetto rivoluzionario come il calcolo analogico in memoria», spiega Daniele Ielmini. «Stiamo già lavorando per trasferire questa innovazione in applicazioni reali, in particolare per ridurre i costi energetici del calcolo nell’ambito dell’intelligenza artificiale».
Secondo Piergiulio Mannocci, il lavoro è anche il risultato di una collaborazione internazionale tra università e industria, che ha coinvolto, tra gli altri, anche la Peking University.
Le possibili applicazioni sono numerose: dall’AI ai data center, dalla robotica ai sistemi di comunicazione wireless, fino alle reti 5G e alle future tecnologie 6G. In un contesto in cui la sostenibilità del calcolo è diventata una priorità globale, il calcolo in-memoria potrebbe rappresentare una delle soluzioni chiave per il futuro dell’informatica.
Leggi anche altre notizie su CorriereUniv
